三星3nm芯片成功流片,采用GAA架构,性能优于台积电

据外媒报道,三星宣布,自家3nm制程技术已经正式流片,采用GAA架构(环绕栅极晶体管),性能优于台积电的3nm FinFET架构(鳍式场效应晶体管)。

图  源 | eeNews

在半导体领域,5nm工艺之后,是什么制程?按照现在的时间线,应该是4nm,然后明年大规模量产3nm。

事实上,4nm是5nm的进一步改良,优势在于性能、功耗继续优化,同时设计上彼此兼容,客户能以几乎相同的成本拿到新工艺。

而3nm才是5nm真正的迭代升级,目前台积电和三星都在筹备先进制程。

昨日晚间消息,据外媒报道,三星宣布,自家3nm制程技术已经正式流片,采用GAA架构(环绕栅极晶体管),性能优于台积电的3nm FinFET架构(鳍式场效应晶体管)。

在3nm节点,三星比较激进,直接选择了下一代工艺技术——GAA环绕栅极晶体管,通过使用纳米片设备制造出了MBCFET(Multi-Bridge-Channel FET,多桥-通道场效应管),该技术可以显著增强晶体管性能,主要取代FinFET晶体管技术。

根据三星的说法,与5nm制造工艺相比,3nm GAA技术的逻辑面积效率提高了35%以上,功耗降低了50%,性能提高了约30%。

报道称,三星在3nm制程的流片进度是与新思科技合作完成的,目的在于加速为GAA架构的生产流程提供高度优化的参考方法。因为三星的3nm制程采用不同于台积电或英特尔所采用的FinFET的架构,而是采用GAA的结构,在此情况下,三星需要新的设计和认证工具,因此采用了新思科技的 Fusion Design Platform。

报导指出,所谓的 GAA (Gate-all-around ) 架构,是一个周边环绕着 Gate 的 FinFET 架构。依照专家的观点,GAA 架构的晶体管能够提供比 FinFET 更好的静电特性,可满足某些栅极宽度的需求。而这主要表现在同等尺寸结构下,GAA 的沟道控制能力得以强化,藉此给予尺寸进一步微缩提供了可能性。相较传统 FinFET 的沟道仅 3 面被栅极包覆,GAA 若以奈米线沟道设计为例,沟道的整个外轮廓都被栅极完全包裹住,这就代表着栅极对沟道的控制性能就更好。

据了解,3nm GAA 制程技术有两种架构分类,也就是 3GAAE 和 3GAAP。这是两款以奈米片的结构设计,在鳍中具有多个横向带状线。这种奈米片设计已被研究机构 IMEC 作为 FinFET 架构后续的产品进行了大量研究,并由 IBM 与三星和格罗方德合作进行了技术发展。

三星指出,这种技术具被高度可制造性。原因是它利用了该公司现有的约 90% 的 FinFET 制造技术予设备,而只需要少量修改过的光罩即可。另外,该制程技术具有出色的栅极可控性,这比三星原本采用的 FinFET 技术高 31%,且因为奈米片信道宽度可通过直接图像化来改变,这就给设计提供了灵活性。

时间方面,既然已经流片,那么距离三星3nm大规模量产也不远了,而台积电方面,则是定于今年风险试产3nm,2022年投入大规模量产。

发表评论

您的电子邮箱地址不会被公开。